VLSI KoreaYouTube · 상위 시스템
원문에서 보기 · YouTube ↗Tesla AI Day 2021
Tesla 공식 행사 녹화입니다. 공개된 챕터 목록에 1:45:40 Dojo 구간이 표시되어 있으며, D1의 실측 비교가 아닌 시스템 맥락을 제공합니다.
Tesla · en · 2021-08-19
상위 모듈: Tesla Dojo Training Tile · 조립체 사진이며 다이 현미경 사진이 아닙니다.
Steve Jurvetson ·CC BY 2.0· Board / module photograph · Resized and re-encoded; no content altered.
Origin & contributions
Original source · Retrieved 2026-09-14
Steve Jurvetson · photographer · Included in this image
Credit Steve Jurvetson; link source and CC BY 2.0. Resized and re-encoded by VLSI Museum; no content alteration.
SILICON DESIGN / 2021
Tesla Dojo D1
D1은 Tesla의 Dojo 학습 시스템을 위해 프로그램 가능한 처리 노드, 분산 SRAM, 메시 네트워크를 결합합니다.
관련 기술 탐색
사양
15 SOURCE-LINKED FIELDS| Identity & fabrication | |
|---|---|
| Record year | Manufacturer / primary sourceTesla Scope: D1 die, not the 25-die training tile Source date: 2021-08-19 Year basis: AI Day 2021 disclosure; specifications from Hot Chips 2022. This is distinct from source publication and record update. |
| Foundry process | Manufacturer / primary sourceTesla / Hot Chips Scope: D1 die, not the 25-die training tile Source date: 2022 |
| Processing nodes | Manufacturer / primary sourceTesla / Hot Chips Scope: D1 die, not the 25-die training tile Source date: 2022 |
| Packaging, power & physical analysis | |
| Die area | Manufacturer / primary sourceTesla / Hot Chips Scope: D1 die, not the 25-die training tile Source date: 2022 |
| Additional specifications | |
| SRAM | Manufacturer / primary sourceTesla / Hot Chips Scope: D1 die, not the 25-die training tile Source date: 2022 |
| BF16 / CFP8 theoretical peak | Manufacturer / primary sourceTesla / Hot Chips Scope: D1 die Conditions: At 2 GHz; vendor theoretical peak; not measured training throughput. Sparsity not specified. Source date: 2022 |
| FP32 theoretical peak | Manufacturer / primary sourceTesla / Hot Chips Scope: D1 die Conditions: At 2 GHz; vendor theoretical peak; not measured training throughput. Source date: 2022 |
| Node SRAM | Manufacturer / primary sourceTesla / Hot Chips Scope: Per processing node Source date: 2022 Software-managed local SRAM; not a conventional cache. |
| Node memory load bandwidth | Manufacturer / primary sourceTesla / Hot Chips Scope: Per processing node Source date: 2022 |
| Node memory store bandwidth | Manufacturer / primary sourceTesla / Hot Chips Scope: Per processing node Source date: 2022 |
| Decode width | Manufacturer / primary sourceEric Quinnell / Tesla AI Hardware Scope: Per processing node Source date: 2022-09-28 |
| Scalar scheduler width | Manufacturer / primary sourceEric Quinnell / Tesla AI Hardware Scope: Per processing node Source date: 2022-09-28 |
| Vector scheduler width | Manufacturer / primary sourceEric Quinnell / Tesla AI Hardware Scope: Per processing node Source date: 2022-09-28 |
| Hardware threads per node | Manufacturer / primary sourceEric Quinnell / Tesla AI Hardware Scope: Per processing node Source date: 2022-09-28 |
| SIMD width | Manufacturer / primary sourceEric Quinnell / Tesla AI Hardware Scope: Per processing node Source date: 2022-09-28 |
THE VISUAL EVIDENCE
0 개의 확인된 출처시각 자료
이 칩의 근거를 더해 주세요.
이 기록의 신뢰할 수 있는 공개 시각 자료는 아직 확인하지 못했습니다. 다이 사진·패키지 이미지·논문·제조사 도해를 제안할 수 있습니다.
TECHNICAL ARTICLE
Dojo D1: computation organized around data movement
프로그램 가능한 노드·로컬 SRAM·분산 네트워크를 다이와 학습 타일 전체로 반복 확장한 구조입니다.
노드에서 다이로
Tesla는 645 mm² TSMC 7nm 다이에 노드 354개와 SRAM 440 MB를 배치했습니다. 다이 25개가 학습 타일을 구성하며 전력 공급과 외부 연결은 모듈 수준 항목입니다. BF16/CFP8 362 TFLOPS는 2 GHz에서의 다이 최고치이고 독립적으로 측정한 학습 성능이 아닙니다.
PRIMARY SOURCETesla / Hot Chips
처리량에 맞춘 파이프라인
Quinnell의 발표에서 8폭 디코드는 4폭 스칼라·2폭 벡터 스케줄러로 이어집니다. 하드웨어 스레드 4개가 자원을 공유하며, 전형적인 응용은 연산 스레드와 통신 스레드를 나눕니다. 소프트웨어가 연산과 데이터 이동을 겹쳐 실행하는 구조이며, 노드를 가상 메모리 운영체제용 범용 호스트로 만든다는 뜻은 아닙니다.
PRIMARY SOURCEEric Quinnell / Tesla AI Hardware
명시적으로 관리하는 SRAM
Chips and Cheese는 노드 SRAM을 캐시와 구분합니다. 전통적인 캐시 태그나 그 앞의 L1 데이터 캐시 없이 데이터를 직접 주소로 접근합니다. 분석은 이를 태그 검사와 주소 변환 장치의 생략에 연결합니다. 이는 응용 속도의 실측 결과가 아닌 구조 해석이며, 소프트웨어는 여전히 유효 데이터를 배치하고 이동해야 합니다.
PUBLISHED ANALYSISChips and Cheese
지역성이 결정하는 통신 수요
노드는 명시적 DMA와 동기화 명령을 제공하는 2차원 메시로 연결됩니다. 긴 경로는 더 많은 링크를 사용하므로 공개된 산술 최고치만으로 학습 처리량을 예측할 수 없습니다. 작업 배치·원격 전송·배리어를 함께 고려해야 하며, 시스템 벤치마크에는 워크로드와 구성도 필요합니다.
VLSI INTERPRETATIONTesla / Hot Chips
근거가 있는 연결
1 SOURCE-LINKED RELATIONSHIPS5 × 5 D1 chips in the training tile
Tesla / Hot Chips · 근거표면 아래의 이야기.
Tesla’s Hot Chips disclosure describes the D1 die as containing 354 processing nodes and 440 MB of SRAM in a 645 mm² die. The D1 die is the first integration unit; it is distinct from a training tile composed of multiple D1 dies.
CURATOR INTERPRETATIONDistributed processing makes locality and communication central architectural questions. The disclosed node and SRAM counts help frame those questions but do not supply an independently measured training score.
이 사진이 보여주는 것
educational context / reviewed specimen