VLSI KoreaDEVICE
IBM 45-nm SOI CMOS technology
IEDM 2006에서 발표한 SOI CMOS 구현으로, 변형률 강화, 액침 노광, 다공성 저유전율 배선 절연막을 함께 사용한다. IBM은 동작하는 0.37 µm² SRAM 셀과 1.0 V에서 PFET/NFET 포화 구동 전류 840/1240 µA/µm를 보고했다. 이는 공정 시연 결과이며 45 nm 명칭을 모든 트랜지스터 치수로 해석해서는 안 된다.
- operating Family
- SOI CMOS
- substrate
- silicon-on-insulator
- integration
- CMOS process with functional SRAM and porous low-k BEOL
- application
- high-performance CMOS
- research Commercial
- conference process demonstration
사양
8 SOURCE-LINKED FIELDS| Connectivity & devices | |
|---|---|
| Device family | Manufacturer / primary sourceIBM Research Scope: process-variant Source date: 2006-12-01 |
| Additional specifications | |
| Substrate | Manufacturer / primary sourceIBM Research Scope: process-variant Source date: 2006-12-01 |
| Application | Manufacturer / primary sourceIBM Research Scope: process-variant Source date: 2006-12-01 |
| Ground-rule technology | Manufacturer / primary sourceIBM Research Scope: process-variant Source date: 2006-12-01 |
| Supply voltage for reported Idsat | Manufacturer / primary sourceIBM Research Scope: process-variant Source date: 2006-12-01 |
| PFET saturation drive current | Manufacturer / primary sourceIBM Research Scope: process-variant Conditions: VDD=1.0 V; 45 nm ground-rule technology Source date: 2006-12-01 |
| NFET saturation drive current | Manufacturer / primary sourceIBM Research Scope: process-variant Conditions: VDD=1.0 V; 45 nm ground-rule technology Source date: 2006-12-01 |
| Functional SRAM cell area | Manufacturer / primary sourceIBM Research Scope: process-variant Source date: 2006-12-01 |
시각 자료
이 칩의 근거를 더해 주세요.
이 기록의 신뢰할 수 있는 공개 시각 자료는 아직 확인하지 못했습니다. 다이 사진·패키지 이미지·논문·제조사 도해를 제안할 수 있습니다.
출처와 당시의 맥락
IBM Research · official-disclosure · source linked