VLSI KoreaARCHITECTURE
TPU v1 accelerator architecture
시스톨릭 행렬 연산, 명시적인 버퍼, 호스트가 지시하는 동작을 갖춘 1세대 추론 아키텍처입니다.
TPU v1 architecture
사양
0 SOURCE-LINKED FIELDS이 기록의 세부 사양은 아직 확인되지 않았습니다.
THE VISUAL EVIDENCE
0 개의 확인된 출처시각 자료
이 칩의 근거를 더해 주세요.
이 기록의 신뢰할 수 있는 공개 시각 자료는 아직 확인하지 못했습니다. 다이 사진·패키지 이미지·논문·제조사 도해를 제안할 수 있습니다.
근거가 있는 연결
2 SOURCE-LINKED RELATIONSHIPSOrganization identified in the cited documentation; this edge does not imply foundry or packaging responsibility.
Norman P. Jouppi et al. / Google; ISCA 2017 · 근거출처와 당시의 맥락
In-Datacenter Performance Analysis of a Tensor Processing Unit
Norman P. Jouppi et al. / Google; ISCA 2017 · official-disclosure · publicly-readable
An in-depth look at Google’s first Tensor Processing Unit (TPU)
Google Cloud · official-disclosure · publicly-readable